[DDL-ML] Gleichstromanteil

[Harald Barth <haba@pdc.kth.se>]

Bei meiner Messung hatte das NMRA Digitalsignal a meinem (N) Gleis
einen Gleichstromanteil von so ungefär 4-5V. Ich nehme an das liegt
daran das DDL den Gleichtromanteil nicht mit verlängerten 0 bits (1)
ausgleicht. Da die von erddcd erzeugten Bitmuster alle symetrisch sind
(stimmt das?), muß die Asymetrie vom Verhältnins zwischen dem von
erddcd erzeugtem Signalzug - z.B.

(_____-----_-_-_-_-___--_-_-_-__--__--_-__--_-_-_-_-__--_-_-) Integriert 0V

und den Pausen liegen 

(__--_-_-_-________________________________________-___---_-) Integriert ~9V?

Oder habe ich da irgendwo einen Denkfehler eingebaut? Wenn das so ist
so müsste das Verhältnis zwischen Sendezeit (Paketanzahl * 10 / 38400)
und Totalzeit das Spannungsverhältnis ergeben. Vorausgesetzt die
Pausen sind kürzer als 9900 microsec (85 bit). Durch Trimmen der NMRA
idle message müsste man das ausgleichen können. Um das ausrechen zu
können wäre det erste Schritt in send_packet und refresh_loco
Paketrechner einzubauen, die im thr_refresh_cycle augewertet werden
können (da ist ja schon ein gettimeofday da). Bringt das was?

Ich weiß nicht ob die Probleme meiner Lok mit Digitrax Decoder damit
zusammenhängen (beschleunigt 4 sec - hält an - beschleunigt 4 sec -
hält an u.s.w. und das Spitzenlicht blinkt). Funktioniert aber mit der
Digitraxzentrale. Meine Lok mit Lenz Decoder funktioniert sowohl von
DLL als auch von Digitraxzentrale.

Harald.

(1) NMRA standard als link: http://www.tttrains.com/nmradcc/s91.html